


CÁTEDRA DE ARQUITECTURA DE COMPUTADORAS



**REGISTROS INTERNOS
DEL PROCESADOR
8086/8088**

MICROPROCESADORES



BREVE HISTORIA DE LOS MICROPROCESADORES

1971: Microprocesador 4004: El 4004 fue el primer microprocesador de INTEL. Este fue el que impulsó la calculadora de BUSICOM.

1972: Microprocesador 8008: Este fue pedido a INTEL por COMPUTER TERMINAL CORPORATION para ser usado en el terminal programable DATAPOINT 2200. Pero debido a que INTEL concluyó tarde el proyecto finalmente no fue utilizado.

1978: Microprocesador 8086-8088: El éxito del 8088 propulso a INTEL a la lista de las 500 mejores compañías de la prestigiosa revista Fortune. Esta revista nombró a esta compañía como uno de los triunfos comerciales de los setenta.

1982: Microprocesador 286: Era el primer procesador de INTEL que podría ejecutar todo el software escrito para su predecesor.

BREVE HISTORIA DE LOS MICROPROCESADORES

1985: El microprocesador INTEL 386™: El INTEL 386™ microprocesador ofreció 275.000 transistores, más de 100 veces tantos como en el original 4004.

1993: Procesador de PENTIUM: El procesador de PENTIUM poseía una arquitectura capaz de ejecutar dos operaciones a la vez gracias a sus dos pipeline de datos de 32bits cada uno equivalente al 486DX (U) y el otro equivalente a 486SX (U).

1995: Procesador PENTIUM profesional: Lanzado al mercado para el otoño de 1995 el procesador PENTIUM PRO se diseña con una arquitectura de 32 bits, su uso en servidores, los programas y aplicaciones para estaciones de trabajo (redes).

1998: El procesador PENTIUM® II XEON™: Los procesadores PENTIUM II XEON™ se diseñan para cumplir con los requisitos de desempeño en computadoras de medio-rango, servidores más poderosos y estaciones de trabajo.

MODELO MICRO	VELOCIDAD	CACHE	BUS DE DATOS
4004	108 KHz	N/D	4 bits
4040			4 bits
8008			8 bits
8080	2 MHz		8 bits
8086	5 a 10 MHz		16 bits
8088	5 a 8 MHz		8 + 8 bits =16 bits
80286	8 a 12 MHz		16 bits
i386 DX	16 a 33 MHz		32 bits
i386 SX	16 a 20 MHz		
i486	25 a 133 MHz	4 + 4 = 8KB	32 bits
PENTIUM	60 A 200 MHz	L1 16 KB	32 bits
PENTIUM PRO	150 A 200 MHz	L1 16 KB L2 256 o 512 KB	32 bits
PENTIUM MMX	166 A 233 MHz	L1 32 KB	32 bits
PENTIUM II	233 A 300 MHz	L1 512 KB	32 bits
PENTIUM CELERON	266 a 466 MHz	L1 32 KB L2 256 KB	32 bits
PENTIUM XEON	400 A 450 MHz	L1 32 KB L2 512 KB a 2 MB	32 bits
PENTIUM III	450 a 600 MHz	L1 32 KB L2 512 KB	32 bits
PENTIUM ITANIUM	750 MHz a 1'7 GHz	L1 32 KB L2 96 KB L3 4 KB	64 bits
PENTIUM 4	1'3 a 3'8 GHz	L1 8 KB L2 512 MB	64 bits
INTEL CORE DUO	1'6 A 2'33 GHz	L1 64 KB L2 2024 KB	64 bits
INTEL CORE 2 DUO	1'8 a 3'33 GHz	L1 64 KB L2 2 MB	64 bits
INTEL CELERON DualCore	1'6 GHz	L1 64 KB L2 512 KB L3 3 MB	64 bits
INTEL CORE QUAD	2'4 a 3'0 GHz	L1 64 Y 128 KB L2 4 a 12 MB	64 bits
CORE 2 EXTREME	2'66 a 3'2 GHz	L1 128 Y 256 KB L2 8 Y 12 MB	64 bits
INTEL CORE I3	1'2 a 2'9 GHz	L1 2*32 KB L2 2*256 KB L3 4 MB	64 bits
INTEL CORE I5	2'8 GHz	L1 2*64 KB L2 2*256 KB L3 6 MB	64 bits
INTEL CORE I7	2'66 Y 2'93 GHz	Smart cache 8 MB	64 bits
CORE I7 EXTREME	2 a 3'2 GHz	Smart cache 8 MB	64 bits

Memoria caché nivel 1 (Caché L1)

TAMBIÉN LLAMADA **MEMORIA INTERNA**, SE ENCUENTRA EN EL NÚCLEO DEL MICROPROCESADOR. ES UTILIZADA PARA ALMACENAR Y ACCEDER A DATOS E INSTRUCCIONES IMPORTANTES Y DE USO FRECUENTE, AGILIZANDO LOS PROCESOS AL SER EL NIVEL QUE OFRECE UN TIEMPO DE RESPUESTA MENOR. SE DIVIDE EN DOS SUBNIVELES:

•**NIVEL 1 DATA CACHE:** SE ENCARGA DE ALMACENAR DATOS USADOS FRECUENTEMENTE.

•**NIVEL 1 INSTRUCTION CACHE:** SE ENCARGA DE ALMACENAR INSTRUCCIONES USADAS FRECUENTEMENTE.


Memoria caché nivel 2 (Caché L2)

SE ENCARGA DE ALMACENAR DATOS DE USO FRECUENTE, ES MAYOR QUE LA CACHÉ L1, PERO A COSTA DE SER MÁS LENTA, AUN ASÍ ES MÁS RÁPIDA QUE LA MEMORIA PRINCIPAL (RAM). PUEDE SER INCLUSIVA Y CONTENER UNA COPIA DEL NIVEL 1 ADEMÁS DE INFORMACIÓN EXTRA, O EXCLUSIVA Y QUE SU CONTENIDO SEA TOTALMENTE DIFERENTE DE LA CACHE L1, PROPORCIONANDO ASÍ MAYOR CAPACIDAD TOTAL.

Memoria caché nivel 3 (Caché L3)

ES MÁS RÁPIDA QUE LA MEMORIA PRINCIPAL (RAM), PERO MÁS LENTA Y MAYOR QUE L2, AYUDA A QUE EL SISTEMA GUARDE GRAN CANTIDAD DE INFORMACIÓN AGILIZANDO LAS TAREAS DEL PROCESADOR. EN ESTA MEMORIA SE AGILIZA EL ACCESO A DATOS E INSTRUCCIONES QUE NO FUERON LOCALIZADAS EN L1 O L2. AL IGUAL QUE LA L2, PUEDE SER INCLUSIVA Y CONTENER UNA COPIA DE L2 ADEMÁS DE INFORMACIÓN EXTRA O, POR EL CONTRARIO, SER EXCLUSIVA Y CONTENER INFORMACIÓN TOTALMENTE DIFERENTE A LA DE LOS NIVELES ANTERIORES, CONSIGUIENDO ASÍ UNA MAYOR CAPACIDAD TOTAL.

Registros Internos del Procesador 8086/8088




REGISTROS DE USO GENERAL

Los registros de propósito general son el **AX**, **BX**, **CX**, y **DX**, de 16 bits

Cada uno de ellos se divide en dos registros de 8 bits c/u, llamados **AH** y **AL**, **BH** y **BL**, **CH** y **CL**, y, **DH** y **DL**, “**H**” por **High (Alto)** y “**L**” por **Low (Bajo)**, indicando la parte alta o la parte baja del registro correspondiente de 16 bits.

Ej.: **AX=**



Un programa podía usar tanto los registros de 16 bits como los registros de 8 bits.

Aparte del uso general de los registros para hacer cálculos aritméticos y lógicos, existen instrucciones que usan estos registros con un uso particular especializado.

REGISTROS DE USO GENERAL

AX = REGISTRO ACUMULADOR, DIVIDIDO EN **AH** Y **AL** (8 BITS CADA UNO).
ES UTILIZADO PARA OPERACIONES QUE IMPLICAN ENTRADA/SALIDA, MULTIPLICACIÓN Y DIVISIÓN (ESTAS DOS ÚLTIMAS EN CONJUNTO CON EL REGISTRO DX), TAMBIÉN COMO REGISTRO DE PROPÓSITO GENERAL A DISPOSICIÓN DEL PROGRAMADOR.

BX = REGISTRO BASE, DIVIDIDO EN **BH** Y **BL**.
SE USA PRINCIPALMENTE PARA INDICAR POSICIONES DE MEMORIA (OFFSET).

CX = REGISTRO CONTADOR, DIVIDIDO EN **CH** Y **CL**.
SE UTILIZA COMO CONTADOR EN BUCLES (INSTRUCCIÓN LOOP), EN OPERACIONES CON CADENAS Y EN DESPLAZAMIENTOS Y ROTACIONES (USANDO EL REGISTRO **CL** EN LOS DOS ÚLTIMOS CASOS).

DX = REGISTRO DE DATOS, DIVIDIDO EN **DH** Y **DL**.
EL REGISTRO DX ES EL REGISTRO DE DATOS. EN ALGUNAS OPERACIONES SE INDICA MEDIANTE ESTE REGISTRO EL NÚMERO DE PUERTO DE ENTRADA/SALIDA, Y EN LAS OPERACIONES DE MULTIPLICACIÓN Y DIVISIÓN DE 16 BITS SE UTILIZA JUNTO CON EL ACUMULADOR AX.

REGISTROS APUNTADORES

SP = PUNTERO DE PILA (NO SE PUEDE SUBDIVIDIR).

EL PUNTERO DE PILA DE 16 BITS ESTÁ ASOCIADO CON EL SEGMENTO **SS** Y PROPORCIONA UN VALOR DE DESPLAZAMIENTO QUE SE REFIERE A LA PALABRA ACTUAL QUE ESTÁ SIENDO PROCESADA EN LA PILA. EL SISTEMA MANEJA DE MANERA AUTOMÁTICA ESTE REGISTRO, AUNQUE EL PROGRAMA PUEDE HACER CIERTAS MANIPULACIONES CON ÉL.

BP = PUNTERO BASE (NO SE PUEDE SUBDIVIDIR).

EL PUNTERO BASE DE 16 BITS SE UTILIZA COMO REGISTRO AUXILIAR Y EN DIRECCIONAMIENTOS A MEMORIA.

REGISTROS ÍNDICE

LOS REGISTROS **SI** Y **DI** ESTÁN DISPONIBLES PARA DIRECCIONAMIENTO INDEXADO Y PARA OPERACIONES CON CADENAS DE CARACTERES.

SI = **FUENTE ÍNDICE** (NO SE PUEDE SUBDIVIDIR).

EL REGISTRO ÍNDICE FUENTE DE 16 BITS ES REQUERIDO POR ALGUNAS OPERACIONES CON CADENAS DE CARACTERES.
ESTÁ ASOCIADO CON EL SEGMENTO **DS**.

DI = **DESTINO ÍNDICE** (NO SE PUEDE SUBDIVIDIR)

EL REGISTRO ÍNDICE DESTINO TAMBIÉN ES REQUERIDO POR ALGUNAS OPERACIONES CON CADENAS DE CARACTERES.
ESTÁ ASOCIADO CON EL SEGMENTO **ES**.

CUALQUIERA DE ESTOS REGISTROS PUEDE UTILIZARSE COMO FUENTE O DESTINO EN OPERACIONES ARITMÉTICAS Y LÓGICAS.

REGISTROS DE CONTROL Y ESTADO (INDICADORES)

Es un registro de 16 bits de los cuales 9 sirven para indicar el estado actual de la máquina y el resultado del procesamiento.

Muchas instrucciones aritméticas y de comparación cambian el estado de las banderas y apoyándose en ellas se pueden tomar decisiones para determinar la acción subsecuente.

Registro de indicadores (16 bits)

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Flag	--	--	--	--	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF

Los bits de las banderas son las siguientes:

CF (acarreo): Contiene el acarreo del bit de mayor orden después de una operación aritmética; también almacena el contenido del último bit en una operación de desplazamiento o de rotación.

PF (paridad): Cuando está a 1, indica que hay un número par de bits activos.

AF (acarreo auxiliar): Se usa como bandera auxiliar. Se pone a 1 cuando hay necesidad de realizar ajustes tras una operación de tipo BCD.

ZF (cero): Indica el resultado de una operación aritmética o de comparación (0=resultado diferente de cero; 1=resultado igual a cero).

Registros de Control y Estado (Indicadores)

Registro de indicadores (16 bits)

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Flag	--	--	--	--	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF

SF (signo): Contiene el signo resultante de una operación aritmética.

(0=positivo; 1=negativo)

TF (trampa): Permite la operación del procesador en modo de depuración (paso a paso).

IF (interrupción): Controla el disparo de las interrupciones.

(1 = habilita las interrupciones; 0 = deshabilita las interrupciones)

DF (dirección): Controla la selección de incremento o decremento de los registros **SI** y **DI** en las operaciones con cadenas de caracteres.

(1 = decremento automático; 0 = incremento automático)

Registros de Control y Estado (Indicadores)

Registro de indicadores (16 bits)

Bit	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Flag	--	--	--	--	OF	DF	IF	TF	SF	ZF	0	AF	0	PF	1	CF

OF (overflow, desbordamiento): Indica desbordamiento del bit de mayor orden después de una operación aritmética de números con signo

(1 = Existe overflow; 0 = No existe overflow).

Para operaciones sin signo, no se toma en cuenta esta bandera.

Es el principal indicador de error producido durante las operaciones con signo.

Vale 1 cuando:

- La suma de dos números con igual signo o la resta de dos números con signo opuesto producen un resultado que no se puede guardar (más de 16 bits).
- El bit más significativo (el signo) del operando ha cambiado durante una operación de desplazamiento aritmético.
- El resultado de una operación de división produce un cociente que no cabe en el registro de resultado.

Registros de Segmento

Definen áreas de 64 Kb dentro del espacio de direcciones de 1 Mb del 8086. No es posible acceder a una posición de memoria no definida por algún segmento: si es preciso, habrá de moverse alguno.

CS (Code Segment) = Registro de Segmento de Código.

Este registro es usado por el procesador, junto con el registro **IP**, para conocer dónde está la próxima instrucción a ejecutar.

DS (Data Segment) = Registro de Segmento de Datos.

Se usa para indicar dónde están todos los datos del programa en ejecución.

ES (Extra Segment) = Registro de Segmento Extra.

Es el registro que referencia al segmento extra, y se usa como apuntador de memoria auxiliar en operaciones complejas donde se necesitan dos punteros de datos simultáneos.

SS (Stack Segment) = Registro de Segmento de Pila.


En este registro se indica al procesador dónde está la zona de memoria que se usa como segmento de pila.

Puntero de Instrucciones

Registro Apuntador de Instrucciones (**IP: Instruction Pointer**):

Este registro contiene el desplazamiento de dirección de la siguiente instrucción dentro del **Segmento de Código** (Registro **CS**) a ser ejecutada.

SEGMENTACIÓN




MODOS DE DIRECCIONAMIENTO

- 1. INMEDIATO**
- 2. DE REGISTRO DIRECTO**
- 3. DIRECTO**
- 4. DE REGISTRO INDIRECTO**
- 5. RELATIVO A LA BASE**
- 6. RELATIVO A UN REGISTRO INDICE**
- 7. INDEXADO A LA BASE**

1. MODO INMEDIATO

- Ej.: MOV AH,01h
 - Antes de la ejecución: AX =

23	88
----	----
 - Luego de la ejecución: AX =

01	88
----	----
- 

2. MODO DE REGISTRO DIRECTO

- Ej.: MOV AH,BL

• Antes de la ejecución: AX =

01	88
----	----

BX =


00	12
----	----

• Luego de la ejecución: AX =

12	88
----	----

BX =

00	12
----	----



3. MODO DIRECTO

- Ej.: MOV AX,DS:[0020h]

- Antes de la ejecución: AX =

12	88
----	----

Memoria


0019h	10
0020h	30
0021h	24

- Luego de la ejecución: AX =


24	30
----	----

Memoria

0019h	10
0020h	30
0021h	24



4. MODO DE REGISTRO INDIRECTO



5. MODO DE RELATIVO A LA BASE

- Antes de la ejecución:

AX=	12	88
BX=	00	20

Ej.: MOV AX, [BX + 0030h]

Dir. Final = 0020h + 0030h = 0050h

Memoria


0049h	38
0050h	BB
0051h	AA

- Luego de la ejecución:


AX=	AA	BB
BX=	00	20

Memoria

0049h	38
0050h	BB
0051h	AA



6. MODO RELATIVO A UN REGISTRO INDICE



7. MODO INDEXADO A LA BASE

- Ej.: `MOV AX, [BX+SI+0002h]`

Dir. Final = $0028h + 0020h + 0002h = 0050h$

- Antes de la ejecución: $AX = \begin{bmatrix} 12 & 88 \end{bmatrix}$

$BX = \begin{bmatrix} 00 & 28 \end{bmatrix}$ $SI = \begin{bmatrix} 00 & 20 \end{bmatrix}$

- Luego de la ejecución: $AX = \begin{bmatrix} AA & BB \end{bmatrix}$

$BX = \begin{bmatrix} 00 & 28 \end{bmatrix}$ $SI = \begin{bmatrix} 00 & 20 \end{bmatrix}$

Memoria

0049h	2F
0050h	BB
0051h	AA

Memoria

0049h	2F
0050h	BB
0051h	AA

<u>MODO</u>	<u>INSTRUCCIÓN</u>	<u>REGISTRO</u>	<u>MEMORIA</u>
INMEDIATO	OPERANDO		
DE REGISTRO DIRECTO	REGISTRO → OPERANDO		
DIRECTO	DIRECCION →		OPERANDO
DE REGISTRO INDIRECTO	REGISTRO → DIRECCION →		OPERANDO
RELATIVO A LA BASE	DESPLAZAMIENTO REGISTRO BASE → DIRECCION		OPERANDO
RELATIVO A UN REGISTRO INDICE	DESPLAZAMIENTO REGISTRO INDICE → DIRECCION		OPERANDO
INDEXADO A LA BASE	DESPLAZAMIENTO (OPCIONAL) REGISTRO BASE → DIRECCION REGISTRO INDICE → DIRECCION		OPERANDO

Que son las direcciones y los contenidos de Memoria?

La Memoria Principal almacena bits (unos y ceros) en celdas independientes, aisladas entre si, que contienen **UN BYTE (8 bits)** de información.

Cada celda se localiza en el conjunto mediante un número binario identificador (“**DIRECCIÓN DE MEMORIA**”) el cual indica su “posición” en ese conjunto.

En cada dirección de memoria (**celda**) solo pueden leerse o escribirse **8 bits x vez**.

En una operación de lectura/escritura de Memoria se puede acceder a varias posiciones de memoria consecutivas.

Un cierto número estas (2, 4 u 8 bytes) suele denominarse PALABRA (**WORD**) DE MEMORIA.

Cómo se direcciona, se lee y se escribe en la Memoria Principal?


Sólo son posibles dos operaciones con la Memoria Principal, la Lectura y la Escritura. Para ello la U.C.P. primero debe direccionar la Memoria.

Direccionar:

Consiste en colocar en las líneas de Direcciones que llegan a la M.P. la dirección de la celda a la que se requiere acceder para completar la operación.

Tiempo de Acceso a Memoria:

Es el tiempo que transcurre entre que se direcciona una memoria, hasta que aparece en sus salidas (conectadas a las líneas de datos del BUS) el contenido de la celda seleccionada. Este tiempo se mide en Nanosegundos (10^{-9} segundos).



Unidades de Medidas de Almacenamiento

Medida	Simbologia	Equivalencia	Equivalente en Bytes
byte	b	8 bits	1 byte
kilobyte	Kb	1024 bytes	1 024 bytes
megabyte	MB	1024 KB	1 048 576 bytes
gigabyte	GB	1024 MB	1 073 741 824 bytes
terabyte	TB	1024 GB	1 099 511 627 776 bytes
Petabyte	PB	1024 TB	1 125 899 906 842 624 bytes
Exabyte	EB	1024 PB	1 152 921 504 606 846 976 bytes
Zetabyte	ZB	1024 EB	1 180 591 620 717 411 303 424 bytes
Yottabyte	YB	1024 ZB	1 208 925 819 614 629 174 706 176 bytes
Brontobyte	BB	1024 YB	1 237 940 039 285 380 274 899 124 224 bytes
Geopbyte	GB	1024 BB	1 267 650 600 228 229 401 496 703 205 376 bytes


Unidades de Velocidad de Transmisión

No debe confundirse **Byte**, que es la unidad de medida utilizada en los sistemas de almacenamiento con **bits**, que se utiliza en minúscula y nunca de forma aislada.


bits x segundo: (comienza en minúscula) y sus múltiplos se emplean para medir la velocidad de transferencia de datos.

Medida	Simbología	Equivalencia	Equivalencia en bits/seg
Bits x seg.	bps	1 bps	1 bps
Kilobits x seg.	Kbps	1.000 bps	1.000 bps
Megabits x seg.	1 Mbps	1.000.000 bps	1.000 Kbps
Gigabits x seg.	1 Gbps	10^9 bps	1.000 Mbps
Terabits x seg.	1 Tbps	10^{12} bps	1.000 Gbps

QUE ES UN MICROPROCESADOR ?



QUÉ ES UN MICROPROCESADOR?




- SE LLAMA MICROPROCESADOR O SIMPLEMENTE PROCESADOR AL CIRCUITO INTEGRADO CENTRAL DE UN SISTEMA INFORMÁTICO, EN DONDE SE LLEVAN A CABO LAS OPERACIONES LÓGICAS Y ARITMÉTICAS (CÁLCULOS) PARA PERMITIR LA EJECUCIÓN DE LOS PROGRAMAS, DESDE EL SISTEMA OPERATIVO HASTA EL SOFTWARE DE APLICACIÓN.
- UN MICROPROCESADOR PUEDE OPERAR CON UNA O MÁS CPU (UNIDADES CENTRALES DE PROCESAMIENTO), CONSTITUIDAS CADA UNA POR REGISTROS, UNA UNIDAD DE CONTROL, UNA UNIDAD ARITMÉTICO-LÓGICA Y UNA UNIDAD DE CÁLCULO EN COMA FLOTANTE (O COPROCESADOR MATEMÁTICO).
- ASIMISMO, SE HALLA GENERALMENTE CONECTADO MEDIANTE UN ZÓCALO A LA PLACA BASE O TARJETA MADRE, JUNTO CON UN SISTEMA DISIPADOR DE CALOR QUE CONFORMAN CIERTOS MATERIALES DE DISIPACIÓN TÉRMICA Y UN FAN COOLER (VENTILADOR INTERNO).
- MIENTRAS QUE UN MISMO MICROPROCESADOR PUEDE CONTAR CON UNO O MÁS NÚCLEOS FÍSICOS O LÓGICOS, EN LOS QUE SE LLEVA A CABO TODA LA LABOR DE CÁLCULO, UN MISMO SISTEMA INFORMÁTICO PUEDE DISPONER DE VARIOS PROCESADORES TRABAJANDO EN PARALELO.
- EL RENDIMIENTO DE DICHOS PROCESADORES NO ES NADA FÁCIL DE MEDIR, PERO SE SUELE USAR LA FRECUENCIA DE RELOJ (MEDIDA EN HERZIOS) PARA DISTINGUIR ENTRE LA POTENCIA DE UNOS Y DE OTROS.








DISIPADOR DE CALOR







CARACTERÍSTICAS DEL MICROPROCESADOR

- LOS MICROPROCESADORES ASEMEJAN UNA PEQUEÑA COMPUTADORA DIGITAL EN MINIATURA, POR LO QUE PRESENTA SU PROPIA ARQUITECTURA Y REALIZA OPERACIONES BAJO UN PROGRAMA DE CONTROL. DICHA ARQUITECTURA SE COMPONE DE:
 - **ENCAPSULADO.** UNA CUBIERTA CERÁMICA QUE RECUBRE EL SILICIO Y LO PROTEGE DE LOS ELEMENTOS (COMO EL OXÍGENO DEL AIRE).
 - **CACHÉ.** UN TIPO DE MEMORIA ULTRARRÁPIDA DISPONIBLE PARA EL PROCESADOR, DE MODO QUE NO EMPLEE MEMORIA RAM SINO CUANDO SEA NECESARIO, YA QUE EN LOS VARIOS NIVELES DE LA MEMORIA CACHÉ SE GUARDAN DATOS EN USO PARA SU RECUPERACIÓN INMEDIATA.
 - **COPROCESADOR MATEMÁTICO.** LLAMADA UNIDAD DE COMA FLOTANTE, ES LA PORCIÓN DEL PROCESADOR QUE SE ENCARGA DE LAS OPERACIONES LÓGICAS Y FORMALES.
 - **REGISTROS.** UNA MEMORIA BREVE DE TRABAJO EN EL PROCESADOR, DISEÑADA PARA LLEVAR EL CONTROL DE SU PROPIO FUNCIONAMIENTO Y CONDICIONES.
 - **PUERTOS.** LOS CONDUCTOS QUE PERMITEN AL PROCESADOR COMUNICAR LA INFORMACIÓN CON EL RESTO DE LOS COMPONENTES DEL SISTEMA.





FUNCIÓN DEL MICROPROCESADOR



UN MICROPROCESADOR OPERA EN BASE A UNA SERIE DE INSTRUCCIONES ELEMENTALES QUE SON PREPROGRAMADAS Y ALMACENADAS BAJO LA FORMA DE CÓDIGO BINARIO. ESTAS INSTRUCCIONES VAN A ORGANIZARSE A LA MEMORIA PRINCIPAL, Y SE DAN DE ACUERDO A VARIAS FASES, QUE SON:

- **PREFETCH.** O PRELECTURA DE LA INSTRUCCIÓN DESDE LA MEMORIA PRINCIPAL DEL SISTEMA.
- **FETCH.** ENVÍO DE LA INSTRUCCIÓN ESPECÍFICA AL DECODIFICADOR.
- **DECODIFICACIÓN.** TRADUCCIÓN DE LA INSTRUCCIÓN EN UNA SERIE DE OPERACIONES A REALIZAR, Y LECTURA DE LOS OPERANDOS NECESARIOS PARA HACERLO.
- **EJECUCIÓN.** REALIZACIÓN DE LA INSTRUCCIÓN POR LOS COMPONENTES DEL SISTEMA.
- **ESCRITURA.** GRABADO DE LOS RESULTADOS DE VUELTA EN LA MEMORIA PRINCIPAL, O EN LOS REGISTROS.

ESTAS FASES SE LLEVAN A CABO EN VARIOS CICLOS DEL CPU, Y SU DURACIÓN DEPENDE DE LA FRECUENCIA A LA QUE TRABAJE EL MICROPROCESADOR.

LENGUAJE DE LOS CPU



- **LOS PROCESADORES NO INTERPRETAN CUALQUIER TIPO DE INFORMACIÓN, SINO QUE SÓLO PUEDEN INTERPRETAR INFORMACIÓN ESCRITA DE FORMA BINARIA.**
- **ESTE IDIOMA INFORMÁTICO SE BASA EN DOS CARACTERES, DE CEROS Y UNOS. ADEMÁS SIEMPRE ACUDE A LA INFORMACIÓN QUE OTORGA LA SEÑAL DEL RELOJ, A TRAVÉS DE LA CUAL SE ENCUENTRA EN SINCRONÍA Y CONECTANDO LAS DISTINTAS TAREAS Y OPERACIONES DEL CPU.**

QUÉ ES UN “NÚCLEO” DE UN PROCESADOR O UNA CPU?

- LOS PROCESADORES MÁS ANTIGUOS ERAN **SINGLE CORE**; ES DECIR, DE **UN ÚNICO NÚCLEO**.
- LOS ACTUALES VAN MUCHO MÁS ALLÁ. ESTOS NÚCLEOS SON, CADA UNO DE ELLOS, Y EXPLICADO DE LA FORMA MÁS SENCILLA POSIBLE, UNA UNIDAD DE PROCESAMIENTO EN SÍ MISMA.
- LOS NÚCLEOS SE DEDICAN A LEER INSTRUCCIONES Y A EJECUTAR ACCIONES ESPECÍFICAS. SI LLEVAMOS A CABO CUALQUIER TIPO DE ACCIÓN EN NUESTRO TELÉFONO INTELIGENTE, TABLETA, TELEVISOR Y ORDENADOR –ENTRE OTROS DISPOSITIVOS-, TODO ESTO PASA POR EL PROCESADOR. LOS NÚCLEOS DEL PROCESADOR, COMO DECÍAMOS, SON CAPACES DE HACER CICLOS DE PROCESAMIENTO DE FORMA INDEPENDIENTE, EN CUATRO PARTES:

- **LECTURA**
- **DECODIFICACIÓN**
- **EJECUCIÓN**
- **ESCRITURA**

¿DEPENDE EL RENDIMIENTO DE LOS NÚCLEOS?

SÍ, Y NO.

- ✓ UN NÚCLEO PUEDE LLEVAR A CABO UN CICLO DE INSTRUCCIÓN POR SÍ SOLO.
- ✓ ES DECIR, QUE SI TENEMOS DOS NÚCLEOS, PODRÍAMOS **PARALELIZAR** Y LLEVAR A CABO DOS CICLOS DE INSTRUCCIÓN INDEPENDIENTES, COMO SI TUVIÉRAMOS DOS PROCESADORES.
- ✓ SI TENEMOS CUATRO, ENTONCES PODEMOS LLEVAR A CABO CUATRO CICLOS DE INSTRUCCIÓN DE FORMA SIMULTÁNEA, A PRIORI. BÁSICAMENTE, TENEMOS MAYOR CAPACIDAD DE INSTRUCCIÓN SIMULTÁNEA, PERO LA VELOCIDAD CON LA QUE SE LLEVAN A CABO ESTOS CICLOS DE INSTRUCCIONES NO DEPENDE DE LOS NÚCLEOS, LUEGO EL RENDIMIENTO NO NECESARIAMENTE ESTÁ VINCULADO DE FORMA DIRECTA A LOS NÚCLEOS POR SU CANTIDAD.

Más núcleos no tiene por qué significar mayor rendimiento en un procesador, pero ¿por qué?

- **EL DISEÑO DE UNA CPU ES REALMENTE COMPLEJO, Y SERÍA CONVENIENTE AHONDAR EN MUCHOS OTROS DETALLES SOBRE SUS CARACTERÍSTICAS TÉCNICAS. NO OBSTANTE, A NIVEL DE USUARIO Y PARA TENER UN CONCEPTO AMPLIO SOBRE EL RENDIMIENTO DE UN PROCESADOR, PODEMOS LIMITARNOS A DOS DATOS CLAVE: NÚCLEOS Y FRECUENCIA DE RELOJ.**
- **COMO DECÍAMOS, UN PROCESADOR, O UNA CPU, SE COMPONE DE VARIOS NÚCLEOS. A MÁS NÚCLEOS, MÁS UNIDADES DE PROCESAMIENTO INDEPENDIENTES Y, POR TANTO, MAYOR CANTIDAD DE INSTRUCCIONES SE PODRÁN PROCESAR DE FORMA SIMULTÁNEA.**
- **LA PARALELIZACIÓN EN EL PROCESAMIENTO DE INSTRUCCIONES PERMITE UN MAYOR RENDIMIENTO, PERO LA FRECUENCIA DE RELOJ ES LO QUE DEFINE LA VELOCIDAD CON QUE SE LLEVAN A CABO ESTOS CICLOS DE INSTRUCCIONES. ESTA VELOCIDAD SE MIDE EN GHZ; CUANTO MAYOR SEA, MÁS RÁPIDO SERÁ CAPAZ CADA UNO DE ESTOS NÚCLEOS EN COMPLETAR ESAS CUATRO PARTES QUE COMPONEN UN CICLO DE INSTRUCCIÓN COMPLETO.**

- **ESTO ES PRECISAMENTE LO QUE EXPLICA QUE UN PROCESADOR DUALCORE PUEDA SER MÁS RÁPIDO QUE UN PROCESADOR QUADCORE.**
- **ADEMÁS DE POR OTROS FACTORES COMO LA ARQUITECTURA. EVIDENTEMENTE: LA MEMORIA CACHÉ DE LA CPU, EL PROCESO DE FABRICACIÓN, ETCÉTERA. PERO ES IMPORTANTE CONOCER QUÉ SON LOS NÚCLEOS DE UNA CPU Y SU FUNCIONAMIENTO, AL NIVEL MÁS BÁSICO, Y EN RELACIÓN A LA FRECUENCIA DE RELOJ, PARA DESMITIFICAR QUE LOS PROCESADORES DE OCHO NÚCLEOS EN TELÉFONOS INTELIGENTES, POR EJEMPLO, SEAN SIEMPRE LA MEJOR OPCIÓN.**
- **POR OTRO LADO, TAMBIÉN HAY QUE TENER EN CUENTA QUE LA OPTIMIZACIÓN DE SOFTWARE JUEGA UN PAPEL CRUCIAL PARA APROVECHAR, O NO, EL DISEÑO DE HARDWARE DE MUCHOS COMPONENTES Y, ENTRE OTROS, LA CPU. NO TODOS LOS PROGRAMAS, Y NO TODAS LAS APLICACIONES, ESTÁN PREPARADAS PARA APROVECHAR DETERMINADOS DISEÑOS DE CPU.**
- **AUNQUE CON ALGUNOS PROGRAMAS Y APPS SE PUEDAN APROVECHAR LAS PRESTACIONES DE UNA CPU OCTACORE, POR EJEMPLO, HABRÁ CON OTROS PROGRAMAS CON LOS QUE ESTA CARACTERÍSTICA NO IMPORTE LO MÁS MÍNIMO QUE CONTEMOS CON OCHO NÚCLEOS.**

ARQUITECTURA DEL PROCESADOR INTEL CORE i7



- **INTEL CORE i7** ES UNA FAMILIA DE PROCESADORES DE CUATRO NÚCLEOS DE LA ARQUITECTURA **INTEL X86-64**. LOS **CORE i7** SON LOS PRIMEROS PROCESADORES QUE USAN LA **MICROARQUITECTURA NEHALEM** DE INTEL Y ES EL SUCESOR DE LA FAMILIA **INTEL CORE 2**.
- EL IDENTIFICADOR **CORE i7** SE APLICA A LA FAMILIA INICIAL DE PROCESADORES CON EL NOMBRE CLAVE **BLOOMFIELD**. ESTA NUEVA GENERACIÓN DE PROCESADORES REFLEJA LOS RECIENTES E IMPORTANTES AVANCES EN TECNOLOGÍA DE INTEL.
- LOS PROCESADORES **CORE i7** ESTÁN BASADOS EN LA **MICRO-ARQUITECTURA INTEL NEHALEM**. CADA UNO DE ESTOS CHIPS OFRECE CUATRO NÚCLEOS Y VELOCIDADES QUE VAN DE LOS **2,66 GHZ** A LOS **3,20 GHZ**. ALGUNOS DE ESTOS PROCESADORES FORMAN LA SERIE **EXTREME EDITION**, COMO EL **CORE i7 965 EXTREME EDITION** TIENE UNA VELOCIDAD DE **3,20 GHZ** Y **TECNOLOGÍA QPI (QUICKPATH INTERFACE)** DE 6,4 GT/S QUE ES SU PRINCIPAL DIFERENCIADOR.

MICROARQUITECTURA NEHALEM

NEHALEM ES EL NOMBRE EN CLAVE PARA UN INTEL PROCESADOR MICROARQUITECTURA PUBLICADO EN NOVIEMBRE DE 2008. **NEHALEM** SE UTILIZÓ EN LA PRIMERA GENERACIÓN DE LOS PROCESADORES INTEL CORE (CORE i7 Y i5, CON i3 CORE BASÁNDOSE LA POSTERIOR WESTMERE Y SANDY BRIDGE MODELOS). NEHALEM ES EL SUCESOR DEL VIEJO MICROARQUITECTURA CORE (INTEL CORE 2).

- EL CAMBIO MÁS IMPORTANTE DE INTEL EN LOS ÚLTIMOS AÑOS

CON **NEHALEM** NO SÓLO SE INTRODUCE UNA NUEVA FAMILIA DE PROCESADORES, TAMBIÉN **CAMBIA LA ESTRUCTURA TRADICIONAL DE LAS PLATAFORMAS DE INTEL** DONDE LOS DISTINTOS ELEMENTOS DE UN SISTEMA SE COMUNICABAN MEDIANTE EL TRADICIONAL **FSB (FRONT SIDE BUS)** PARALELO. ASÍ, SI EL PROCESADOR TENÍA QUE COMUNICARSE CON LA MEMORIA DEL SISTEMA O CON OTROS COMPONENTES, INCLUYENDO OTROS PROCESADORES Y NÚCLEOS, DEBÍA HACERLO A TRAVÉS DEL BUS DEL SISTEMA Y DEL CHIPSET.

EL CAMBIO EN LA DISPOSICIÓN DE LOS SISTEMAS PC SE MODIFICA EN INTEL DEL MISMO MODO QUE OCURRÍA CON AMD CON SU ARQUITECTURA K8 Y EL ATHLON 64. EL BUS DEL SISTEMA DESAPARECE, PARA DEJAR PASO A UN CANAL DE COMUNICACIÓN SERIE DENOMINADO **QUICK PATH INTERCONNECT O QPI**. SE TRATA DE UN CANAL BIDIRECCIONAL CON UN ANCHO DE BANDA DE **MÁS DE 25 GB/S** QUE PERMITE LA COMUNICACIÓN DIRECTA ENTRE EL PROCESADOR Y EL CONTROLADOR I/O DE ENTRADA/SALIDA O ENTRE VARIOS PROCESADORES. GUARDA SIMILITUDES CON **HYPERTRANSPORT** DE AMD, PERO MEJORANDO SUS CARACTERÍSTICAS Y REDUCIENDO LA LATENCIA EN TODAS LAS OPERACIONES QUE TENGAN QUE VER CON ACCEDER A LA MEMORIA O A DATOS ALMACENADOS EN REGISTROS.

Generaciones de procesadores Intel Core: <https://www.profesionalreview.com/2020/07/05/cuantas-generaciones-de-procesadores-intel-core-hay-identifica-tu-cpu/>

QUICKPATH INTERCONNECT ("QUICKPATH", "QPI"):

ES UNA TECNOLOGÍA DE CONEXIÓN PUNTO A PUNTO CON EL MICROPROCESADOR, DESARROLLADO POR INTEL PARA REMPLAZAR EL **FRONT-SIDE BUS** EN COMPUTADORAS DE ESCRITORIO Y PLATAFORMAS DESKTOP, XEON E ITANIUM Y ASÍ COMPETIR CON EL HYPERTRANSPORT DE **AMD**. LA ARQUITECTURA **QUICKPATH** ASUME QUE EL PROCESADOR TIENE UN CONTROLADOR DE MEMORIA INTEGRADO, OBLIGANDO ASÍ A LOS MULTIPROCESADORES A USAR UNA ARQUITECTURA **NUMA***.

***NUMA (NON UNIFORM MEMORY ARCHITECTURE) ES UNA ARQUITECTURA DE MEMORIA COMPARTIDA.** LAS ARQUITECTURAS DE MEMORIA COMPARTIDA PERMITEN QUE TODOS LOS PROCESADORES DE UN SISTEMA ACCEDAN DIRECTAMENTE A LA MEMORIA GLOBAL DE ESE SISTEMA. NO SE REQUIERE EL "**PASE DE MENSAJES**" ENTRE DISTINTAS CPU'S PARA CONSEGUIR ESE ACCESO.

El **QPI** es una arquitectura de sistema que Intel la llama “Arquitectura QuickPath” e implementa lo que Intel llama “tecnología QuickPath”.

En una placa base con un solo procesador, **QPI** se usa para conectar el procesador con el Eje IO (por ejemplo, para conectar un procesador **Intel Core i7** a un chipset X58).


Tal como el **HyperTransport** de **AMD**, la arquitectura **QuickPath** asume que el procesador tiene un controlador de memoria integrado, obligando así a los multiprocesadores a usar una arquitectura **NUMA**.

Cada **QPI** comprime 2 conexiones punto a punto de 20-bit, una para cada dirección, para un total de 42 señales. Cada señal es un par diferencial, formando así un número de 84.

El **QuickPath** reporta velocidades de 4,8 a 6,4 GT/s por segundo por dirección. El ancho de banda va de 12,0 a 16,0 GB/s por dirección, o 24,0 a 32,0 GB/s por conexión.

La implementación inicial en el **Nehalem** usa una conexión de 25,6 GB/s a 20-bit. Esta conexión provee exactamente el doble del ancho de banda teórico de un **FSB** de Intel a 1600 MHz (usados en el **chipset Intel X48**).

Los procesadores actuales operan con conexiones de 16 bit. La velocidad de reloj a la cual opera viene determinada por el procesador; el **Core i7 920 y 940** funcionan con conexiones de 9,6 GB/s unidireccionales y 19,2 GB/s bidireccionales mientras el **Core i7 965XE** usa 12,8 GB/s y 25,6 GB/s respectivamente.



INTEL QUICKPATH INTERCONNECT

ESPECIFICACIONES DE FRECUENCIA:

QPI funciona a una frecuencia de reloj de **2,4 GHZ, 2,93 GHZ o 3,2 GHZ**.

La velocidad del reloj de un enlace en particular depende de las capacidades de los componentes en cada extremo del enlace, las características de la señal y de la trayectoria de la señal en el tablero de circuito impresos.

Los procesadores **Core i7 “non-extreme” 9xx** se limitan a una frecuencia de reloj de **2,4 GHZ** . las transferencias de bits se producen tanto en la subida como en los flancos de bajada del reloj, por lo que la tasa de transferencia es el doble de la velocidad del reloj.

ESPECIFICACIONES DE FRECUENCIA:

INTEL describe el procesamiento de datos (en GB/s), contando sólo los 64 bits de carga de datos en cada uno de 80 bits “FLIT”. (FLIT: Flow Control Digit)

Sin embargo, INTEL duplica el resultado debido a que el par de enlace unidireccional para enviar y recibir pueden estar activos simultáneamente. de este modo, INTEL describe un par de 20 carriles **QPI Link** (envío y recepción) con un reloj de **3,2 GHZ** que tiene una velocidad de hasta 25,6 GB/s. una frecuencia de reloj de **2,4 GHZ** proporciona rendimientos de una tasa de datos de 19.2 GB/s. en general, con esta definición, un enlace de dos carriles de 20 **QPI** transfiere ocho bytes por ciclo de reloj, cuatro en cada dirección.

La tasa se calcula como sigue:

- **3,2 GHz**
- **X 2 bits / Hz (doble velocidad de datos)**
- **X 20 (ancho QPI link)**
- **X (64/80) (bits de datos / bits flit)**
- **X 2 (unidireccional enviar y recibir al mismo tiempo de funcionamiento)**
- **÷ 8 (bits / byte)**
- **= 25,6 GB / s**

Características de Intel Core i7

NEHALEM representa el cambio de arquitectura más grande en la familia de procesadores **Intel x86** desde el **Pentium Pro en 1995**. La arquitectura **NEHALEM** tiene muchas nuevas características. la primera representa un cambio significativo desde el **CORE 2**:

- **FSB** es reemplazado por la interfaz **QUICKPATH** EN **i7 E i5 (SOCKET 1366)**, y sustituido a su vez en **i7, i5 e i3 (SOCKET 1156)** por el **DMI** eliminado el **NORTHBRIDGE** e implementando puertos **PCI EXPRESS** (16 LINEAS EN TOTAL) directamente, debido a que es más complejo y caro. Las placas base deben utilizar un chipset que soporte **QUICKPATH**. de momento sólo está disponible para placas base de **ASROCK, ASUS, DFI , EVGA , GIGABYTE , INTEL , MSI Y XFX**.

PCI Express (Peripheral Component Interconnect Express) es un bus seriado de datos de alta velocidad

- El controlador de memoria se encuentra integrado en el mismo procesador.
- Memoria de tres canales (ancho de datos de 192 bits): cada canal puede soportar una o dos memorias **DIMM DDR3**. Las placa base compatibles con **Core i7** tienen cuatro (3+1) o seis ranuras **DIMM** en lugar de dos o cuatro, y las **DIMM** deben ser instaladas en grupos de tres, no dos.
- DIMM según sus Siglas en Inglés: Dual In-Line Memory Module, y en Español: Módulo de Memoria con Contactos Duales

- **Northbridge:**

Es el chip que controla las funciones de acceso desde y hasta microprocesador, AGP o PCI-Express, memoria RAM, vídeo integrado (dependiendo de la placa) y Southbridge. Su función principal es la de controlar el funcionamiento del bus del procesador, la memoria y el puerto AGP o PCI-Express. De esa forma, sirve de conexión (de ahí su denominación de "puente") entre la placa madre y los principales componentes de la PC.

- **Southbridge:**

Es un circuito integrado que se encarga de coordinar los diferentes dispositivos de entrada y salida y algunas otras funcionalidades de baja velocidad dentro de la placa base. Suele integrar más bien la funcionalidad de E/S de una placa, por ello abarca las controladoras IDE, SATA, USB, de sonido, de red...

- Ambos chipsets van intercomunicados entre sí.

- **SOPORTE PARA DDR3 ÚNICAMENTE.**

- - **TURBO BOOST**: la misma permite a los distintos núcleos acelerarse "inteligentemente" por sí mismos cada 133 MHz por encima de su velocidad oficial, mientras que los requerimientos térmicos y eléctricos de la CPU no sobrepasen los predeterminados.
- - **DISPOSITIVO SINGLE-DIE**: los cuatro núcleos, el controlador de memoria, y la caché se encuentran dentro del mismo encapsulado.
- - **HYPERTHREADING REIMPLEMENTADO**: cada uno de los cuatro núcleos puede procesar dos tareas simultáneamente, por tanto el procesador aparece como ocho cpu's desde el sistema operativo. esta característica estaba presente en la antigua microarquitectura **NETBURST** introducida en los **Pentium 4 HT**.

- Sólo una **INTERFAZ QUICKPATH**: No concebida para placas base multiprocesador.
- - **TECNOLOGÍA DE PROCESO DE 45 NM O 32 NM.**
- - 731 millones de transistores (1.170 millones en el **CORE i7 980X**, con 6 núcleos y 12 MB de memoria caché).
- - Sofisticada administración de energía, puede colocar un núcleo no utilizado en modo sin energía.
- - Capacidad de OVERCLOCKING muy elevada (se puede acelerar sin problemas hasta los 4-4,1 GHz).

Mayor información

- **Capítulo 7 y 8**
 - ✓ Quiroga patricia 1^{ra} Ed
- **Capítulo 11 y 12**
 - ✓ Stallings, 7^{ma}. Ed.
- **Capítulo 5 y 6**
 - ✓ Osio, Morales, 1^{ma}. Ed.